Kaip sukurti paprastą serijinį UART siųstuvą verilog HDL

Dauguma universaliųjų asinchroninių imtuvų siųstuvų (UART), kuriuos rado internete, yra pernelyg sudėtingi ir sunkiai suprantami, čia aš paaiškinsiu keletą paprastų teorijų ir kodą, kaip sukurti .

Pirma leidžia kalbėti apie tai, kaip veikia siųstuvai. Pagrindinis principas yra siųsti kelis duomenų kiekius vienoje eilutėje. Mūsų siųstuve šie duomenys yra lygiagrečiai, tačiau norint sumažinti reikalingų laidų skaičių, mes naudojame serijinį ryšį, kuris perimamas lygiagrečiai priimančiame gale.

Pagrindiniai reikalingi dalykai yra šie:

1. Laikrodis (mūsų skaitiklis)
   
   

   Tai leidžia mums siųsti duomenis tam tikru greičiu (duomenų perdavimo sparta). Mūsų imtuvas imsis mėginių ir paims duomenis po vieną.
   

   1. Perėjimų registras
      
      

      Turime žinoti, kiek bitų tuo metu, kai siunčiame, mūsų pamainų registras turės pradžios bitą, duomenų bitus, pariteto bitą (pasirinktinai), pabaigos bitą.
      

      1. Valstybinė diagrama
         
         

         Prieš parašydami bet kokį kodą, turime galvoti apie tai, ką mes reikia sukurti ir geriausias būdas sukurti valstybės dizaino schemą. Mes žinome apie siųstuvą, kuriam reikia 2 būsenų, IDLE ir TRANSMITTING.

         Po to, kai būsite diagrama, dabar galime apskaičiuoti, kas bus mūsų skaitiklis. Tai daroma naudojant:
         

         skaitiklis = FPGA laikrodžio greitis /duomenų perdavimo sparta
         

         Šiame pavyzdyje naudojasi 9600 duomenų perdavimo sparta, todėl mano skaitiklis = 5208.
         

         Paskutinis , mes apskaičiuojame mūsų pamainų registrą ir baigiame rašyti mūsų valstybės mašiną. Savo pavyzdiniame kode naudoju pradinį bitą, pariteto bitą, 8 bitų duomenų ir pabaigos bitą. Tai yra 11 bitų.
         

         Abu 2 ir 3 žingsnių vaizdai kartu tame pačiame modulyje užbaigia mūsų siuntėjo kodą, reikalingą programuoti FPGA. Šis kodas veiks kartu su kita FPGA, prijungta nuosekliai arba su kitomis aparatinėmis priemonėmis. Galima lengvai modifikuoti, kad galėtumėte dirbti su daug daugiau.
         

         Galiausiai sukuriame bandomąją įrangą, kad galėtume išspręsti klaidas ir imituoti mūsų programą prieš programuodami FPGA.
         

         Tai užbaigia siųstuvą. Prašome palikti komentarus, jei turite kokių nors klausimų ar jaučiate, kad čia yra kažko trūksta.
         

         Patarimai
         

         Tiek siųstuvas, tiek imtuvas turi žinoti duomenų perdavimo spartą, kuria duomenys siunčiami.
         
         URL:https://lt.whycomputer.com/software/100413349.html